Pendekatan rekayasa pengurangan konsumsi daya mode sakelar daya tinggi
Dengan semakin pentingnya efisiensi energi dan perlindungan lingkungan, masyarakat mengharapkan efisiensi peralihan pasokan listrik yang semakin tinggi, pelanggan mengharuskan produsen pasokan listrik untuk menyediakan produk pasokan listrik untuk memenuhi BLUEANGEL, ENERGYSTAR, ENERGY20{{9 }}0 dan standar energi ramah lingkungan lainnya, dan Uni Eropa mengenai pengalihan pasokan listrik ke **: Pada 2005, nilai daya sebesar {{2{{22 }}}}.3W~15W, 15W~50W dan 50W~75W catu daya switching masing-masing harus kurang dari 0,3W, 0,5W, dan 0,75W. Catu daya peralihan 50W dan 50W~75W, konsumsi daya siaga masing-masing harus kurang dari 0,3W, 0,5W, dan 0,75W.
Sebagian besar catu daya peralihan saat ini dari beban pengenal ke beban ringan dan keadaan siaga, efisiensi catu daya turun tajam, efisiensi siaga tidak dapat memenuhi persyaratan. Hal ini menghadirkan tantangan baru bagi para insinyur desain catu daya.
Mengalihkan analisis konsumsi daya catu daya
Untuk mengurangi kerugian siaga catu daya switching dan meningkatkan efisiensi siaga, pertama-tama kita harus menganalisis komposisi kerugian catu daya switching. Dalam kasus catu daya flyback, misalnya, rugi-rugi operasionalnya diwujudkan sebagai berikut: Kerugian konduksi MOSFET Kerugian konduksi MOSFET
Dalam keadaan siaga, arus rangkaian utama kecil, waktu konduksi MOSFET ton sangat kecil, rangkaian bekerja dalam mode DCM, sehingga kerugian konduksi terkait, kerugian penyearah sekunder kecil, pada saat ini, kerugian terutama terdiri dari kerugian kapasitansi parasit dan kerugian switching yang tumpang tindih dan kerugian resistensi start-up.
Mengganti kerugian yang tumpang tindih, pengontrol PWM dan kehilangan resistansi awalnya, kehilangan penyearah keluaran, kehilangan sirkuit proteksi penjepitan, kehilangan sirkuit umpan balik. Tiga kerugian pertama sebanding dengan frekuensi, yaitu jumlah sakelar perangkat per satuan waktu sebanding.
Meningkatkan efisiensi siaga dalam mengganti metode catu daya
Menurut analisis kerugian, memotong resistansi awal, mengurangi frekuensi peralihan, mengurangi jumlah peralihan dapat mengurangi kerugian siaga, meningkatkan efisiensi siaga. Metode spesifiknya adalah: mengurangi frekuensi clock; beralih dari mode operasi frekuensi tinggi ke mode operasi frekuensi rendah, seperti mode kuasi-resonansi (QuasiResonant, QR) beralih ke modulasi lebar pulsa (PulseWidthModulation, PWM), modulasi lebar pulsa beralih ke modulasi frekuensi pulsa (PulseFrequencyModulation, PFM); efisiensi siaga catu daya yang dapat dialihkan. PFM); Mode pulsa yang dapat dikontrol (BurstMode).
Memotong resistor awal
Untuk catu daya flyback, chip kontrol ditenagai oleh belitan bantu setelah penyalaan, dan penurunan tegangan pada resistor penyalaan adalah sekitar 300V. Untuk meningkatkan efisiensi siaga, saluran resistor harus diputus setelah pengaktifan, dan ICE2DS02G memiliki sirkuit pengaktifan khusus untuk mematikan resistor setelah pengaktifan. Jika pengontrol tidak memiliki rangkaian start-up khusus, Anda juga dapat memulai resistor secara seri dengan kapasitor, kerugian setelah start dapat dikurangi secara bertahap menjadi nol. Kerugiannya adalah catu daya tidak dapat restart sendiri, hanya memutus tegangan input, sehingga kapasitor melepaskan diri untuk memulai rangkaian kembali.
