Pengaruh peralihan catu daya pada penguat operasional
Sinyal analog umum dimasukkan ke dalam chip ADC sebelum penggunaan penguat operasional untuk pengkondisian sinyal, untuk menyediakan konversi tingkat yang diperlukan, penyaringan, penggerak chip ADC dan sebagainya. Penguat operasional dan antarmuka fase ADC, mudah terpengaruh oleh catu daya, yang juga mempengaruhi stabilitas akuisisi chip ADC.
Sebagian besar input analog internal chip ADC memiliki kapasitansi sampling Cin, resistor R1 pada output pembatas arus op-amp, beberapa kali kapasitansi sampling kapasitor keramik C1 sehingga saklar SW ditutup pada saat ini, melalui C1 cepat ke pengisian kapasitansi sampling Cin. R1, nilai spesifik C1, dengan stabilitas op-amp, penetapan waktu, waktu pengambilan sampel ADC, akurasi pengambilan sampel yang diperlukan.
Perlu dicatat di sini bahwa catu daya op-amp juga akan memainkan peran besar dalam proses di atas. Selama pengisian kapasitor oleh op-amp, diperlukan arus yang besar secara instan, dan waktu respons beban yang tidak mencukupi dari catu daya switching akan mengakibatkan riak catu daya yang relatif besar, sehingga mempengaruhi keluaran op-amp. Misalnya menggunakan C1=10Cin=250pF, maka ketika SW dari saluran lain (dengan asumsi -5V) dipotong ke saluran AI0 (dengan asumsi {{7} }V), Cin beralih dari -5V ke tegangan pada C1 +5V, C1 dengan cepat mengisi Cin, * tegangan akhir adalah (5V × 10-5V)/{{13} }.09V, keluaran op-amp harus diubah dari 5V menjadi 4.09V, R1 terlalu kecil untuk dengan mudah R1 terlalu kecil untuk dengan mudah membawa masalah stabilitas keluaran op-amp, tetapi juga arus keluaran op-amp akan membawa dampak , mempengaruhi tegangan suplai.
Terutama bila pompa pengisi daya digunakan untuk menyediakan catu daya negatif kecil ke op-amp-VCC, karakteristik bahwa tegangan keluaran pompa pengisi daya menurun seiring dengan bertambahnya beban membuat efeknya lebih jelas. Perbandingan menemukan bahwa op-amp menggunakan catu daya teregulasi linier DC, hasil akuisisi ADC 12-bit sangat stabil, hasil perubahan hingga 1LSB atau kurang; Sebaliknya pada penggunaan perangkat charge pump, jika keluaran charge pump tidak memiliki filter yang besar maka hasil perolehan ADC goyah hingga 3LSB. jika menaikkan R1 sebesar 100Ω saat C1=10Cin, jangan memperhitungkan resistor keluaran op-amp ketika arus keluaran op-amp harus bernilai * nilai arus yang besar adalah (5-4. 09)V/100Ω=9.1mA), yang lebih kecil dari * arus keluaran besar op-amp umum. Tapi R1 terlalu besar, akan secara signifikan mengurangi frekuensi sinyal yang dapat ditangkap ADC, di ADC pada saluran "pelacakan" periode, op-amp tidak dapat diselesaikan pada pengisian C1 dan Cin, sehingga pengambilan sampel dan perbedaan tegangan masukan op-amp yang besar akan menimbulkan distorsi harmonik.
