Prinsip kerja dan struktur osiloskop digital
Bagian perangkat keras dari sistem osiloskop digital adalah papan sirkuit akuisisi data berkecepatan tinggi. Ini dapat mewujudkan input data saluran ganda, dan frekuensi pengambilan sampel setiap saluran dapat mencapai 60Mbit/s. Secara fungsional, sistem perangkat keras dapat dibagi menjadi: amplifikasi front-end sinyal (penguat input FET) dan modul pengkondisian (penguat penguatan variabel), modul konversi analog-ke-digital berkecepatan tinggi (driver ADC, ADC), modul kontrol logika FPGA , distribusi jam, prosesor perbandingan berkecepatan tinggi, modul kontrol mikrokontroler (DSP), modul komunikasi data, layar LCD, kontrol layar sentuh, manajemen daya dan baterai, serta kontrol keyboard.
Setelah sinyal input diubah oleh rangkaian preamplifier dan gain-adjustable, menjadi tegangan input yang memenuhi persyaratan konverter A/D. Sinyal digital setelah konversi A/D disangga oleh FIFO di FPGA atau memori akuisisi, dan kemudian melewati antarmuka komunikasi. Ini ditransmisikan ke komputer untuk pemrosesan data selanjutnya, atau sinyal yang dikumpulkan dikontrol langsung oleh mikrokontroler untuk ditampilkan pada layar LCD.
Perangkat referensi adalah sebagai berikut:
Di antara bagian-bagian ini, yang paling penting adalah rangkaian amplifikasi (atenuasi) yang dapat diprogram dan rangkaian konversi A/D, karena kedua rangkaian ini adalah tenggorokan osiloskop digital, dan rangkaian amplifikasi (atenuasi) yang dapat diprogram menentukan bandwidth input dan vertikal. resolusi osiloskop. , rangkaian konversi A/D menentukan resolusi horizontal osiloskop, dan kedua resolusi ini secara langsung menentukan kinerja osiloskop. Kedua bagian rangkaian ini mengubah sinyal terukur menjadi sinyal data yang dibutuhkan oleh rangkaian pemrosesan selanjutnya. Bagian sirkuit ini dapat terdiri dari sirkuit terintegrasi berkinerja tinggi dan sejumlah kecil perangkat periferal. Desain sirkuitnya sederhana dan debugging juga sangat sederhana. Bagian tersulit dari keseluruhan osiloskop adalah programnya, yaitu aspek perangkat lunak. Perangkat lunak ini bertanggung jawab atas semua pemrosesan data dan tugas kontrol osiloskop digital, termasuk kontrol pengambilan sampel A/D, kontrol kecepatan sapuan horizontal, kontrol sensitivitas vertikal, pemrosesan tampilan, pengukuran puncak ke puncak, pengukuran frekuensi, dan tugas lainnya. Anda dapat menggunakan mikrokontroler yang sangat umum di pasaran sebagai mikroprosesor dan menggunakan pemrograman bahasa C untuk mengimplementasikannya.
Sirkuit amplifikasi (atenuasi) yang dapat diprogram dan sirkuit catu daya
Sinyal dimasukkan oleh probe osiloskop X10X1 umum dan memasuki rangkaian amplifikasi (atenuasi). Fungsi rangkaian amplifikasi (atenuasi) yang dikendalikan program adalah untuk memperkuat atau melemahkan sinyal masukan sehingga tegangan sinyal keluaran berada dalam kisaran kebutuhan tegangan masukan konverter A/D untuk mencapai efek pengukuran dan observasi terbaik. Oleh karena itu, rangkaian penguat yang dikendalikan program beroperasi dalam bandwidth yang ditentukan. Keuntungan di dalamnya harus datar. Karena rangkaian osiloskop terdiri dari dua bagian, digital dan analog, untuk menghindari interferensi timbal balik, catu daya bagian digital dan catu daya bagian analog dipisahkan. Satu set catu daya ±5V DC disediakan masing-masing, dan diisolasi oleh filter yang terbuat dari induktor dan kapasitor.
Memori flash dan sirkuit jam
Karena jumlah data sinyal yang ditangkap oleh konverter A/D besar, maka memori flash di dalam mikrokontroler tidak mencukupi, sehingga rangkaian dapat menggunakan sebagian memori eksternal.
Pada saat yang sama, ini juga digunakan sebagai cache untuk menulis ke LCD. Untuk mendapatkan sinyal jam referensi, mikrokontroler juga dihubungkan ke osilator kristal untuk menghitung frekuensi sebenarnya dari sinyal bentuk gelombang eksternal.
Unit kontrol FPGA
Perangkat logika yang dapat diprogram FPGA adalah ASIC semi-kustom yang memungkinkan perancang sirkuit memprogram dirinya sendiri untuk mengimplementasikan fungsi spesifik aplikasi. Perancangan ini menggunakan dua metode input skematik dan input bahasa VHDL yang berbeda. Unit kontrol menjalankan sebagian besar tugas kontrol dan memberikan sinyal kontrol yang sesuai untuk setiap modul fungsional untuk memastikan kebenaran seluruh sistem. Secara khusus, ini mengimplementasikan fungsi-fungsi berikut: Rangkaian pembagi frekuensi dan menghasilkan sinyal kontrol untuk konverter A/D. Sistem akuisisi data ini mempunyai rentang pengukuran yang relatif luas. Sirkuit pembagi frekuensi dirancang di dalam FPGA untuk mencapai frekuensi yang berbeda. Pilih frekuensi pengambilan sampel yang berbeda untuk sinyal yang diukur untuk memastikan pengumpulan data yang lebih akurat. Diagram struktur internal unit pembagi frekuensi diimplementasikan menggunakan metode input grafis seperti yang ditunjukkan pada Gambar 4. Pada Gambar 4, ketika input T flip-flop adalah 1, output akan melompat ketika setiap tepi clock tiba untuk mencapai frekuensi divisi. Pada saat yang sama, kita dapat melihat bahwa masukan dari T flip-flop terdiri dari beberapa kombinasi logika, yang membentuk jam yang terjaga keamanannya. Untuk jam yang terjaga keamanannya, analisis fungsi jam dengan cermat untuk menghindari efek gangguan. Ketika jam yang terjaga keamanannya memenuhi dua kondisi berikut, hal ini dapat memastikan bahwa sinyal jam tidak mengalami gangguan yang berbahaya, dan jam yang terjaga keamanannya dapat bekerja dengan andal seperti jam global.
Untuk konverter A/D dalam desain ini, hanya ada dua sinyal kontrol: sinyal input clock CLK dan sinyal output aktifkan OE. Sinyal CLK secara langsung memasukkan sinyal 60M melalui osilator kristal aktif, sedangkan sinyal OE diperoleh dengan membalikkan sinyal clock dengan frekuensi dan fase yang sama dengan CLK di dalam FPGA, yang hanya dapat memenuhi hubungan waktu konversi A/D konverter.
Konversi A/D berkecepatan tinggi; sirkuit
Rangkaian terpenting dalam osiloskop digital adalah rangkaian konversi A/D. Fungsinya untuk mengambil sampel dan mengubah sinyal terukur menjadi sinyal digital dan menyimpannya dalam memori. Tidaklah berlebihan jika dikatakan bahwa ini adalah tenggorokan dari osiloskop digital, karena secara langsung menentukan frekuensi tertinggi yang dapat diukur oleh osiloskop digital. Menurut teorema Nyquist, frekuensi sampling harus setidaknya dua kali frekuensi tertinggi dari sinyal yang diukur untuk mereproduksi sinyal yang diukur. Dalam osiloskop digital, frekuensi pengambilan sampel harus setidaknya 5 hingga 8 kali frekuensi sinyal yang diukur, jika tidak, bentuk gelombang sinyal tidak dapat diamati sama sekali.
