Apa Prinsip Pemantauan Catu Daya?
Pengoperasian sistem yang andal biasanya bergantung pada kualitas pasokan listrik. Tegangan catu daya rendah dapat menyebabkan kegagalan pengoperasian, seperti pengiriman data kegagalan ke memori atau perangkat eksternal oleh mikrokontroler, FPGA, atau ASIC. Tegangan berlebih dapat menyebabkan kerusakan permanen pada perangkat. Selain memberikan perlindungan selama fluktuasi tegangan, pengguna mungkin juga perlu mengidentifikasi sumber gangguan.
Prinsip dasar:
Gunakan pengatur tegangan, sepasang FET, dan beberapa resistor untuk mencapai fungsi mematikan daya. Antarmuka jalur ganda dan register kesalahan pengatur tegangan harus menyediakan kemampuan pemantauan kesalahan, dan EPROM (kapasitas alamat yang disarankan sebesar 4KB) harus disediakan untuk menyimpan informasi manufaktur dan informasi kartu layanan pemeliharaan. Regulator tegangan ini memonitor tiga tegangan input dengan ambang tegangan masing-masing 4,6, 2,9, dan 1,0V. Rangkaian yang ditunjukkan pada gambar memberikan konfigurasi dimana jika tegangan catu daya 5V terlalu rendah, atau jika tegangan catu daya 3.3V terlalu rendah atau terlalu tinggi, keluaran 3.3V akan dimatikan.
Jika tegangan catu daya 5Vtage terlalu rendah, atau tegangan catu daya 3.3Vtage terlalu rendah atau terlalu tinggi, sirkuit pematian tegangan berlebih/kurang tegangan akan mematikan output 3.3V.
Desainnya mengadopsi transistor efek medan oksida logam (MOSFET) Q1 (MOSFET) Q1 sebagai elemen atau sakelar penghantar utama. MOSFET merupakan perangkat PMOS yang hanya membutuhkan VGS 2,5V untuk menghantarkannya, sehingga dapat berfungsi ketika tegangan catu daya turun menjadi 2,5V, dan RDS (on resistance)-nya juga kurang dari 0,1 ohm. Regulator tegangan mengontrol gerbang FET melalui FET (Q3) dengan VGS maksimum 2.5V. Dalam situasi tegangan rendah, MOSFET dan FET dapat diganti dengan MOSFET ganda, seperti Si4913 dari Siliconix, yang memiliki VGS 1,8V dan RDS (pada resistansi) 24 miliohm pada tegangan 1,8V.
Dalam contoh ini, pemantauan VCC pada pengatur tegangan diselesaikan oleh Intersil's X40435. Setelah VCC melebihi ambang batas 4.6V, X40435 akan mematikan terminal pelepasan sirkuit terbuka keluaran RESET selama 200 milidetik (tPOR). Ketika tegangan catu daya 3.3V lebih tinggi dari 2.9V, rangkaian pemantauan masukan V3MON X40435 akan mematikan terminal kebocoran rangkaian terbuka keluaran V3FAIL. Ketika kedua kondisi di atas terpenuhi, gerbang FET (2N7002) ditarik tinggi dan dihidupkan, sehingga keluaran V2FAIL dapat mengontrol gerbang MOSFET (dalam hal ini, Si3443). Jika Anda tidak ingin penundaan tPOR untuk input 5V, Anda dapat menggunakan output LOWLINE daripada output RESET.
Input V2MON X40435 memiliki pembagi tegangan untuk catu daya 3.3V. Konfigurasi resistor pembagi tegangan memastikan bahwa ketika tegangan catu daya 3.3V mencapai 3.6V, tegangan V2MON adalah 1V. Namun, ketika tegangan catu daya 3.3V lebih rendah dari 3.6V, V2FAIL menjadi level tinggi "RENDAH", dan MOSFET yang menyuplai daya ke beban dihidupkan.
Ketika tegangan catu daya 3.3V mencapai 3.6V, output V2FAIL diatur ke level tinggi "TINGGI" dan daya output dimatikan. Ketika tegangan catu daya 3.3V atau 5V lebih rendah dari ambang batas yang sesuai, perangkat 2N7002 dimatikan, gerbang Si3443 ditarik tinggi, dan beban dimatikan lagi.
