Metode teknis untuk mengurangi konsumsi daya dalam catu daya switching daya tinggi
Dengan semakin pentingnya efisiensi energi dan perlindungan lingkungan, orang memiliki harapan yang lebih tinggi untuk efisiensi siaga catu daya mode sakelar. Pelanggan mengharuskan produsen catu daya untuk menyediakan produk daya yang memenuhi standar energi hijau seperti Blueandel, Energy Star, Energy 2 0 0 0, dll. Persyaratan UE untuk Sakelar Mode Sakelar dengan 2 {{13} 05, konsumsi daya ~ ~ ~ ~ {{{13} 05, konsumsi daya sakelar dari power power dengan daya sakelar. 50W ~ 75W masing -masing harus kurang dari 0,3W, 0,5W, dan 0,75W.
Saat ini, ketika sebagian besar catu daya switching beralih dari beban terukur ke beban ringan dan mode siaga, efisiensi daya turun tajam, dan efisiensi siaga tidak dapat memenuhi persyaratan. Ini menghadirkan tantangan baru bagi insinyur desain daya.
Analisis konsumsi daya catu daya switching
Untuk mengurangi kerugian siaga dan meningkatkan efisiensi siaga dari catu daya mode sakelar, perlu untuk terlebih dahulu menganalisis komposisi kerugian catu daya mode sakelar. Mengambil catu daya flyback sebagai contoh, kerugian operasinya terutama dimanifestasikan sebagai kehilangan konduksi MOSFET dan kehilangan konduksi MOSFET
Dalam mode siaga, arus sirkuit utama rendah, ton waktu konduksi MOSFET kecil, dan sirkuit beroperasi dalam mode DCM, sehingga kerugian konduksi terkait, kerugian penyearah sekunder, dll. Kecil. Pada saat ini, kerugian sebagian besar terdiri dari kerugian kapasitansi parasit, rugi tumpang tindih, dan kerugian resistensi awal.
Mengalihkan kehilangan tumpang tindih, pengontrol PWM dan kehilangan resistor awal, kehilangan tabung penyearah output, kehilangan sirkuit perlindungan penjepit, kehilangan sirkuit umpan balik, dll. Tiga kerugian pertama berbanding lurus dengan frekuensi, yaitu, berbanding lurus dengan jumlah sakelar perangkat per satuan waktu.
