Ringkasan desain tata letak catu daya switching DC
Tata letak DC-DC sangat penting dan secara langsung akan mempengaruhi stabilitas dan efek EMI produk. Ringkasan pengalaman/aturan adalah sebagai berikut:
1. Tangani umpan balik dengan baik (sesuai dengan R1-R2-R3-IC_FB&GND pada gambar di atas), jalur umpan balik tidak boleh berada di bawah Schottky , jangan berada di bawah induktor (L1), jangan berada di bawah kapasitor besar, jangan dikelilingi oleh loop arus tinggi, jika perlu, resistor pengambilan sampel dan kapasitor 100pF dapat digunakan untuk meningkatkan stabilitas (tetapi sementara akan sedikit terpengaruh);
2. Garis umpan balik harus tipis daripada tebal, karena semakin lebar garis, semakin jelas efek antena, yang akan mempengaruhi stabilitas loop. Umumnya menggunakan 6-12kabel mils;
3. Semua kapasitor harus ditempatkan sedekat mungkin dengan IC;
4. Induktansi dipilih sesuai dengan kapasitas 120-130 persen dari indeks spesifikasi, dan tidak boleh terlalu besar, yang akan mempengaruhi efisiensi dan keadaan sementara;
5. Kapasitor dipilih sesuai kapasitas 150 persen dari spesifikasi. Jika Anda menggunakan kapasitor keramik chip, jika Anda menggunakan 22uF, akan lebih baik menggunakan dua 10uF secara paralel. Jika biayanya tidak sensitif, kapasitor bisa lebih besar. Pengingat khusus: jika Anda menggunakan kapasitor elektrolitik aluminium untuk kapasitor keluaran, ingatlah untuk menggunakan kapasitor frekuensi tinggi dan resistansi rendah, dan jangan hanya memasang kapasitor filter frekuensi rendah!
6. Minimalkan area yang dilingkari dari loop arus besar sebanyak mungkin. Jika tidak nyaman untuk menyusut, gunakan tembaga untuk membentuk celah yang sempit.
7. Jangan gunakan bantalan penahan panas pada sirkuit kritis, karena akan menimbulkan karakteristik induktif yang berlebihan.
8. Saat menggunakan bidang arde, coba pertahankan integritas bidang arde di bawah loop peralihan input. Setiap pemotongan ground plane di area ini akan mengurangi efektivitas ground plane, dan bahkan sinyal melalui ground plane akan meningkatkan impedansinya.
9. Melalui lubang dapat digunakan untuk menghubungkan kapasitor decoupling dan IC ground ke ground plane, yang dapat meminimalkan loop. Namun perlu diingat bahwa induktansi vias adalah sekitar 0.1~0.5nH, yang akan bervariasi sesuai dengan ketebalan dan panjang vias, dan dapat meningkatkan induktansi loop total. Untuk koneksi dengan impedansi rendah, beberapa vias harus digunakan.
Dalam contoh di atas, tambahan vias ke ground plane tidak membantu mengurangi panjang loop C IN. Namun pada contoh lain, karena jalur pada lapisan atas sangat panjang, sangat efektif untuk mengurangi area loop melalui lubang.
10. Perlu dicatat bahwa menggunakan lapisan tanah sebagai jalur pengembalian arus akan menimbulkan banyak kebisingan ke lapisan tanah. Untuk alasan ini, lapisan tanah lokal dapat diisolasi dan dihubungkan ke tanah utama melalui titik kebisingan rendah.
11. Ketika lapisan tanah sangat dekat dengan loop radiasi, efek perisainya pada loop akan diperkuat secara efektif. Oleh karena itu, saat mendesain PCB multi-lapisan, bidang tanah yang lengkap dapat ditempatkan pada lapisan kedua sehingga berada tepat di bawah lapisan atas yang mengalirkan arus besar.
12. Induktor tanpa pelindung akan menghasilkan sejumlah besar kebocoran fluks magnet, yang akan masuk ke komponen loop dan filter lainnya. Dalam aplikasi yang peka terhadap kebisingan, induktor semi-terlindung atau berpelindung penuh harus digunakan, dan sirkuit dan loop sensitif harus dijauhkan dari induktor.
